AIメモリにおける競争の重心が移動しつつある。3年間、焦点は容量だった。ベンダーがいくつのHBMスタックを製造でき、どれだけ速く量産体制を構築できるかが問われた。Qualcommが高帯域幅キャッシュアーキテクチャへの進出を推進し、SamsungとSK hynixを従来型HBMを超えた競争に引き込んでいることは、次の制約がデータ量ではなくデータ移動であることを示している。コンテキストウィンドウが拡大し、推論がトレーニングを総サイクル数で上回るにつれ、パフォーマンスへの課税は、生のスタック高ではなく、メモリとコンピュート間でバイトを移動させる際のエネルギーと遅延にますます集中している。
購入者にとっての戦略的含意は、ヘッドライン容量スペックよりも、ワットあたりの帯域幅とメモリインターフェースでの実効利用率が重要になるということだ。これによりベンダーの差別化が再定義される。HBMはほぼ寡占市場の賞品だった。キャッシュ階層、パッケージレベルの統合、インターコネクト効率へのシフトは、メモリとアクセラレータを共同設計できるプレーヤーに余地を開く。また、先進パッケージングと熱設計の重要性が高まり、これらはメモリダイそのものと同じくらい決定的になりつつある。経済価値は、シリコンとメモリの間の統合レイヤーを制御する者へと移行すると予想される。
日本にとって、機会はここに集中しており、ブランドメモリ競争の上流に位置する。日本のサプライヤーは、この移行が依存する実現レイヤーを支配している。精密テストおよび検査、成膜およびエッチング装置、フォトレジスト、ボンディング材料、パッケージング基板などだ。帯域幅と統合を純粋な容量よりも評価する市場は、まさにそれらのツールと材料に対するウェーハあたりの需要強度を高め、これは日本の装置および化学品基盤にとって脅威ではなく有利なミックスシフトである。
日本の企業とSIerにとって、短期的なシグナルは静かだが現実的だ。ハードウェアレベルで推論効率が向上すれば、オンプレミスまたは国内クラウドで大規模モデルを実行するコスト曲線は、今後数サイクルで下向きに曲がる。これは、日本企業がデータを国外に送ることをためらう主権および規制産業での展開の論拠を強化する。SIerは、メモリ帯域幅の経済性を推論インフラ提案における計画変数として扱うべきであり、抽象概念としてではない。なぜなら、それがローカルホスティングがAPI消費よりも安価になる時期を左右するからだ。
注視すべきリスクはタイミングである。アーキテクチャ競争は勝者を生み出す前に標準の断片化を生み出す。特定のメモリ・インターコネクトアプローチに早期に資本を投入することは、座礁資産リスクを伴う。日本の調達チームにとって規律ある動きは、インターフェースの柔軟性を設計し、市場が支配的な統合パターンを中心に統合されるまで、アクセラレータとメモリのペアリングをモジュラー式に保つことである。
