根本的な変化は単純に述べられる。AIアクセラレータ、ポスト量子暗号、チップレット、特注シリコンが攻撃対象領域を拡大するにつれ、チップメーカーはタイミングや電力クロージャと並んで、正式なセキュリティサインオフゲートへと移行しつつある。より厳しい真実は、サインオフのチェックボックスとコンプライアンス標準は、防御可能なチップと同義ではないということだ。
グローバルに見れば、これはセキュリティをテープアウト後のパッチではなく、設計段階のコストとして再定義するものだ。漏洩するハードウェアルートオブトラストやチップレット相互接続におけるサイドチャネルを、ファームウェアアップデートで解決することはできない。この構造的事実が、慎重な設備投資環境下でも企業のセキュリティ予算が拡大し続ける理由であり、Palo Alto Networksの強気な利益見通しに見られるのと同じ需要シグナルである。資金は攻撃対象領域を追っており、その攻撃対象領域は今や基板へと下降している。セキュリティ検証IP、形式解析、第三者認証が、あらゆる本格的なSoCプログラムの項目となることを予想すべきだ。そして断片化も予想される。複数の重複する標準、不均一な執行、そしてサインオフを書類手続きとして扱うベンダーとエンジニアリングとして扱うベンダーの間の拡大するギャップだ。
チップレット時代はこれを深刻化させる。複数のサプライヤーから組み立てられた分散設計は、最も弱いリンクの信頼前提を継承する。標準はインターフェースを定義できるが、異種サプライチェーン全体で意図を検証することには苦戦する。それが真のリスクが存在する場所であり、バイヤーが証明書ではなく、来歴と証拠を要求し始める場所だ。
日本にとって、この影響は同国のシリコン復興に直接的に降りかかる。Rapidus、Renesas、Sonyのイメージング・センシングライン、自動車サプライベースはすべて、セキュリティが安全性となる領域、すなわちADAS、産業制御、決済シリコンに位置している。日本のメーカーは深い機能安全の規律(ISO 26262カルチャー)を持つが、セキュリティサインオフは異なる筋肉であり、ここでのハードウェアセキュリティ検証の人材プールは薄い。これは、SIerや検証に特化したエンジニアリング企業が、セキュア・バイ・デザイン・シリコン、ポスト量子暗号移行計画、チップレットアセンブリのサプライチェーン認証を中心としたサービス実務を構築する具体的な機会である。
国内の開発チームやRPA重視の企業にとって、教訓は、ルートオブトラストの前提をハードウェアベンダーから盲目的に継承することはもはやできないということだ。日本企業がオンプレミスAI向けカスタムアクセラレータを採用する際、調達チームはセキュリティ検証の証拠を、後回しではなく購買基準として扱うべきだ。単に標準を引用するのではなく、その証拠を提示できるベンダーが、次のサイクルにおける企業シリコン案件を獲得するだろう。
