Ruhr University Bochum、Max Planck Institute for Security and Privacy、Georgia Techの研究者らは、サイドチャネル攻撃を鈍化させるためのスクランブル化されたアドレス対キャッシュマッピングであるランダム化キャッシュの構築に実際に何が必要かを検証した。彼らの主張は率直だ。先行研究の大半は、アーキテクチャが理論上どう動作するかを記述するだけで、実装コストを省いている。

この溝が重要なのは、キャッシュサイドチャネルが2018年以来業界を悩ませてきたSpectreおよびMeltdownクラスの問題の根源に位置しているからだ。ランダム化が魅力的なのは、まさにパッチの繰り返しではなく構造的な解決を約束するからである。しかし、キャッシュにおける構造的な修正は、ダイ上で最もレイテンシに敏感なブロックに触れる。追加の間接参照、キー付きマッピング関数、リマッピングロジックは、1桁サイクルで測定される経路にゲート数、消費電力、アクセスレイテンシを加える。汎用CPU ベンダーにとって、キャッシュ性能をわずか数パーセント削る防御策は、顧客が購入の判断材料とするベンチマーク数値と直接競合する。これが、こうした手法が製品ロードマップではなく論文に留まり続けている理由だ。

チップ購入者にとっての戦略的な読み筋は、マイクロアーキテクチャセキュリティが解決済みの機能ではなく、交渉によるトレードオフであり続けているということだ。信頼できないマルチテナントワークロードを実行するクラウド事業者は、バッテリーとコストを最適化するスマートフォンSoCベンダーよりも分離を重視する。分岐が予想される。強化されたキャッシュ設計は、顧客が分離に対価を支払うコンフィデンシャルコンピューティングやサーバー向け製品に最初に登場する一方、コンシューマー向けシリコンはソフトウェアによる緩和策とスケジューリング技法に依存し続けるだろう。

日本企業およびSIerにとって、直接的な関連性はチップ設計よりも調達とリスク評価にある。日本企業はArm、Intel、AMDのシリコンを消費する側であり、アーキテクトする側ではないため、レバレッジは仕様にある。金融、政府、医療などの規制業種は、クラウドおよびハードウェアベンダーに対してコンフィデンシャルコンピューティング提供におけるサイドチャネル分離保証について具体的な質問を始めるべきであり、その回答をチェックボックスではなく選定基準として扱うべきだ。

研究ポジショニングの観点もある。国内ファウンドリの野心と産学連携プログラムを軸とする日本の半導体再興の動きは、これまで主に製造能力に集中してきた。マイクロアーキテクチャセキュリティは、先端ファブなしで学術グループが持続的な専門性を構築できる設計側の分野である。差別化されたセキュリティIPを求める日本のSIerやベンダーは、今こそ国内の大学研究室と提携すべきだ。なぜなら、次のサイクルで製品化されるハードウェア防御策は、まさに今日このような論文で議論されているからだ。