AIや大規模コンピューティングでは、プロセッサに直接接続できるメモリ量や帯域に限界が生じやすい状況があります。CXL（Compute Express Link）は、こうした課題に対応するためのオープンな接続規格として注目されています。本ガイドではCXLの基本とバージョンごとの進化、AIデータセンターでの意義を整理します。

CXLとは

CXLとは、CPUやアクセラレータ、メモリデバイスを低遅延かつキャッシュコヒーレントに接続するためのオープンな規格である。

CXLの基本概念

CXLはCPUやアクセラレータ（GPUなど）とメモリデバイスを、キャッシュコヒーレントに接続する規格です。PCIeの物理層を活用しつつ、メモリセマンティクスやキャッシュの一貫性を扱うためのプロトコル（CXL.cache、CXL.memなど）を追加しています。これにより、デバイス間のメモリアクセスを低遅延で実現しやすくなります。

バージョンの進化

CXLの主なバージョンと特徴は以下の通りです。

  • CXL 1.0 / 1.1（2019年）：基本的なコヒーレント接続。PCIe 5.0（32 GT/s）をベースに、ホストとデバイスの間でメモリを直接的に扱えるようにしました。
  • CXL 2.0：スイッチング機能が加わり、メモリプーリングが可能になりました。複数のホストがプール内のメモリを共有・割り当てて利用できます。
  • CXL 3.0 / 3.1：PCIe 6.0ベースで帯域が倍増（64 GT/s）。ファブリック機能の強化、ピアツーピア通信、メモリ共有のセマンティクス改善が加わりました。

これにより、単一サーバー内の拡張から、複数サーバーやラックをまたぐ柔軟なメモリ構成へ進化しています。

CXLバージョンの比較

バージョン ベース規格 主な特徴・機能
CXL 1.0 / 1.1 PCIe 5.0 (32 GT/s) 基本的なコヒーレント接続。ホストとデバイス間でメモリを直接処理。
CXL 2.0 PCIe 5.0 スイッチング機能追加。複数ホストでのメモリプーリングが可能。
CXL 3.0 / 3.1 PCIe 6.0 (64 GT/s) 帯域倍増、ファブリック機能強化、ピアツーピア通信、メモリ共有改善。

メモリプーリングと拡張の仕組み

従来、サーバーのメモリ容量はCPUソケットに直結するDIMMの数で決まっていました。CXLを使うことで、追加のメモリモジュールをPCIeスロット経由で接続し、必要に応じて割り当てることが可能になります。

プーリングでは、メモリを「プール」として管理し、需要の高いサーバーに動的に割り当てることで、全体の利用率を高められます。市場分析では、従来50-60%程度だった利用率を85%超へ改善する可能性が指摘されています。

メモリ共有はさらに進んだ形態で、複数のホストやデバイスが同じメモリ領域をコヒーレントに参照できます。

AI時代にCXLが重要になる理由

大規模AIモデルは膨大なパラメータとコンテキストを扱うため、1台のサーバーあたりのメモリが不足しやすくなります。HBMはGPU側の高帯域を担いますが、ホスト側や追加のワーキングメモリも必要です。

CXLは「メモリをCPUピン数に縛られない形で拡張・共有」する手段を提供します。これにより、サーバー構成の柔軟性が高まり、総所有コスト（TCO）の最適化や、メモリ搭載量の効率化が期待されます。Samsung、SK hynix、MicronなどはCXL対応メモリモジュールを開発しています。

半導体メモリの全体像やHBMとの関係は半導体メモリ 完全ガイド、DRAM供給構造の背景はDRAM価格はなぜ上がるのかも参照してください。

日本企業・市場への含意

CXLは主にデータセンター向けの技術ですが、日本企業が関わる領域として、サーバー機器の設計・導入、クラウド事業者のインフラ整備、またはメモリ関連のサプライチェーンでの間接的な貢献が考えられます。詳細な採用事例は各社発表や市場レポートで確認してください。

関連ガイド

メモリ全体の俯瞰は半導体メモリ 完全ガイド、HBMロードマップはHBMロードマップ、データセンターの電力文脈では関連ガイドも参考に。ガイド一覧はこちら。