AMDは、サーバーのDDR5要件を半減させるため、TSMCの2nmプロセスを採用した第6世代EPYC 9006シリーズ「Venice」プロセッサを、Helion Agentic AIラックプラットフォーム、ROCm Agentic Toolkit、およびMEXTフラッシュバックメモリ・アーキテクチャとともに発表した。

このハードウェアの方向転換は、世界的なインフラ支出の重要な転換点にもたらされた。Citiなどの金融機関が大規模なAI構築の持続可能性に疑問を呈し、SoftBankのモバイル部門が米国のデータセンター需要の減速の可能性を指摘する中、企業の購買担当者はこれまで以上に資本効率を厳しく見極めている。同時に、サーバーの経済性はメモリ不足によって歪められており、現在ではDRAM単体でサーバーの総部品代の75%を占めるまでになっている。TSMCの2nmの演算密度と、パフォーマンスを維持しながら希少なDDR5をフラッシュで代替するMEXTを組み合わせることで、AMDはメモリの価格高騰と設備投資疲れという2つのボトルネックに直接切り込んでいる。さらに、力任せのモデル学習からマルチエージェント推論への移行は、シリコンの優先順位を変化させる。エージェンティックなワークフローは、タスクのスケジューリング、データ検索、ツールの実行、およびオーケストレーションに大きく依存しており、これらのタスクはGPUよりもむしろ根本的にCPUに依存するものである。

従来のGPU中心のサプライチェーンにとって、これはデータセンター予算の再調整を意味する。ハイパースケーラーやエンタープライズのアーキテクトは、複雑なオーケストレーション・パイプラインを実行するためだけに、高価なGPUクラスタを過剰にプロビジョニングしたり、DDR5の法外な値上げを甘受したりする必要はもはやない。代わりに、ホストプロセッサの効率と階層化メモリに最適化されたラックスケールシステムは、マクロのインフラ予算が逼迫する中でさえも、導入の実現可能性を拡大する。

日本において、これらのアーキテクチャの移行は、国内のシステムインテグレーター（SIer）、クラウドプロバイダー、および企業のIT部門にとって即座に重要な意味を持つ。日本の企業は、慢性的な労働力不足を補うために、従来のRPA（ロボティック・プロセス・オートメーション）から自律的なエージェンティック・ワークフローへの移行を積極的に進めているが、ハードウェア調達コストの高騰（輸入部品に対する為替圧力も拍車をかけている）により、多くのオンプレミスやソブリンクラウドの展開が停滞している。銀行、製造、物流の顧客向けにカスタムのエージェント・オーケストレーション・プラットフォームを構築しているSIerは、CPU中心のラック設計とフラッシュ階層化メモリを活用することで、リアルタイムのデータ処理を犠牲にすることなく、サーバーのメモリ支出を大幅に削減できる。国内のエンジニアリングチームは、ホストCPUのオーケストレーション層とともにROCm'sのエージェンティック・ツール群の評価を開始し、メモリを大量に消費する従来の構成から、コスト耐性の高いインフラストラクチャへと資金をシフトさせるべきである。