核心となる論点は意外にシンプルだ。チップ開発はアーキテクチャ、設計、製造、パッケージング、認証を通過するリレー競走として扱われているが、製品の成功を実際に決定づけるのは、当初の意図からライフサイクル学習に至るまで、これらの段階間の関係性を維持することである。多くの組織は状態を前進させるが、結合組織を失っている。
世界的に見て、この問題はツールが吸収できる速度よりも速く悪化している。チップレットと異種統合への移行により、単一の製品が現在、複数のEDAベンダー、ファウンドリ、OSATパートナーを経由するようになり、それぞれが独自のデータモデルと独自の'完了'概念を持っている。すべての引き継ぎが、設計意図、テスト条件、故障履歴が仕様書とGDSファイルに平坦化される場所となる。部品が認証時や現場で不具合を起こした際、チームはそれを引き起こした決定まで安価に遡ることができないため、既に対価を支払った知識を再導出することになる。この経済的特徴は、検証コストの上昇、シリコン再設計の増加、そしてAIアクセラレータの需要により失われる1週間ごとが高コストとなる中での歩留まりまでの時間の遅延として現れる。これはエンジニアリング規律の問題を装ったデータアーキテクチャの問題である。
不都合な真実は、業界の投資のほとんどが次の状態により速く到達することに向けられ、状態を互いに可読化することには向けられていないことだ。連続性は華やかさに欠けるインフラであるため、高コストな現場故障が清算を強いるまで資金不足のままである。
日本にとって、これは気まずいタイミングで到来している。同国は先端ノード能力を再構築し、Tokyo ElectronやShin-Etsuのような企業がまさにこの問題が記述する引き継ぎの上流に位置する材料・装置での優位性に依拠している。世界クラスのハードウェア上に構築されながらも、断片化されたツールごとのデータトレイルを持つ半導体製造復興は、デフォルトで状態連続性のギャップを輸入することになる。日本の製造業者は生産現場で深いMESと品質トレーサビリティ文化を持っているが、その厳密さが設計意図まで遡って拡張されることはまれであり、チップがどう機能することを意図されていたかと、それが実際にどう製造・選別されるかの間に継ぎ目を残している。
日本のSIerや企業ITチームにとって、これは脅威ではなく真の機会である。価値ある仕事はもはやオーダーメイドのEDAスクリプティングではなく、接続データレイヤー、PLM統合、トレーサビリティスキーマ、そして意図がすべての引き継ぎを生き延びることを可能にするクロスベンダー系譜の構築である。単にサイロ間でファイルを移動するRPAやワークフロー自動化は、損失の多い引き継ぎを工業化することで問題を悪化させる。勝利するチームは、状態連続性を製品として扱い、日本の製造精度を各孤立したステップで単に高速化するのではなくエンドツーエンドで可読化するインテグレーターとして自らを位置づけるだろう。
