チップレットを巡る業界の論調は利点に焦点を当ててきた。複数のダイ、高帯域幅メモリ、高密度インターコネクトを2.5Dまたは3Dパッケージに組み合わせれば、巨大化する一体型チップの経済性という問題を回避できる、というものだ。しかし、今展開しつつある真の物語は、そのアーキテクチャのコストである。異種シリコンを単一パッケージに積層すると、電力供給、熱放散、長期信頼性は後工程の付随的事項ではなくなり、主要な設計制約となる。次世代AIアクセラレータの性能上限は、トランジスタ密度ではなく、劣化が始まる前にパッケージからどれだけの熱を引き出せるかによってますます決定されるようになっている。

グローバルに見れば、これは価値がどこに蓄積されるかを再編する。チップレット時代の勝者は論理設計者だけでなく、先端パッケージング、インターコネクトIP、熱管理、そしてテープアウト前に3Dスタック全体の電力と信頼性をモデル化できるEDAおよびシミュレーションツールを所有する企業である。TSMCのCoWoS生産能力はすでにAIシリコン供給のボトルネックとなっている。次のボトルネックは熱および信頼性エンジニアリングだ。チップアーキテクトとパッケージングハウス間の共同設計が密接化し、最も積極的な3D設計では信頼性検証が製品サイクルを長期化させることが予想される。データセンター事業者は、冷却と電力予算がラック経済性を左右する形でこれを下流で実感する。

日本にとって、これは国内の強みが新たなレバレッジポイントに直接対応する稀な半導体シフトの一つである。日本のサプライヤーは先端パッケージング材料スタックの大部分を支配している。基板、モールド化合物、熱界面材料、フォトレジスト、ダイボンディングおよび検査用の精密装置などだ。信頼性と熱制御がゲーティングファクターとなるにつれ、需要はまさにこれらの投入材に集中する。基板のIbidenとShinko、材料のResonacと三井、パッケージング装置のDISCOとTowaは、最先端ロジック製造が海外に残っていても、戦略的重要性が低下するのではなく上昇することになる。Rapidusおよびより広範な国家半導体推進は、前工程ノードの後続ではなく、第一級の戦略的優先事項として後工程パッケージングを扱うべきである。

日本企業、SIer、インフラチームにとって、実務的な影響は需要側にある。積極的な3Dパッケージング上に構築されたAIアクセラレータは、より高く変動する電力および冷却要件を伴い、これがデータセンター設計、コロケーション契約、オンプレミスAIインフラの総所有コストモデルを変える。プライベートAI展開について顧客に助言するSIerは、汎用サーバー時代とは大きく異なる液冷、電力供給、ハードウェア更新サイクルを価格に織り込む必要がある。チップレットベースのアクセラレータの熱および信頼性コストを過小評価すると、計画外の施設支出と短縮された実効ハードウェア寿命として表面化する。

戦略的な解釈は、チップレット移行が論理的制約ではなく物理的制約を管理するサプライチェーンの部分に向けて交渉力を再配分するということだ。ファブレス設計企業に比べて長らく過小評価されてきた日本の材料・装置基盤にとって、これは防衛する価値のある構造的機会である。