d-Matrixの'Raptor'はDRAMをコンピュートダイの直下に積層し、PHYインターフェースを排除することでHBMの約10分の1の消費電力でSRAM級の帯域幅を実現すると主張している。この提案は推論に真正面から照準を合わせたもので、KVキャッシュの増大が静かに支配的なコストセンターになりつつある。

戦略的なポイントはスペックシートではなく、タイミングにある。HBMはAIハードウェアにおいて最も争奪戦が激しいリソースとなっており、その希少性は今や消費者価格にまで波及し、Amazonがメモリコストを理由にデバイス価格を引き上げている。メモリ不足がKindleの販売価格にまで達したとき、それは制約が循環的なものではなく構造的なものであることを示している。HBMの電力と供給のボトルネックを回避する信頼できる道筋は、3社寡占から自社のロードマップを切り離したいと切望するハイパースケーラーから真剣な注目を集めるだろう。

難しいのは、3D DRAMが製造の成否にかかっているということだ。SK hynix、Samsung、Micronはいずれもロジック・DRAM積層を追求しており、コンピュート下部にメモリを融合させようとするスタートアップには、非標準フローを共同開発する意思のあるファウンドリとパッケージングパートナーが必要だ。これは数年にわたるコミットメントであり、既存企業はHBMマージンを守るあらゆるインセンティブを持っている。Raptorの真の試練は、スタンドアロン製品ではなく、メモリ大手が採用するライセンス可能なアーキテクチャになれるかどうかだ。

日本にとって、これは一見して思われる以上に関連性がある。同国の半導体復興は先端ロジックではなく、材料、装置、先端パッケージングに集中している。フォトレジスト、ボンディング、テストに携わる企業は、あらゆる3D DRAMアプローチが依存するイネーブラーであり、ハイブリッドボンディングとダイスタッキングへのシフトは、まさにその強みに直結する。Rapidusと国内パッケージング推進は、どのメモリアーキテクチャが勝つかを注視すべきだ。なぜなら、それが次の設備投資の流れを決定するからだ。

日本企業とSIerにとって、短期的なシグナルはコストである。メモリ価格の上昇は、企業がパイロットから本番環境への移行を進める中で、推論エコノミクスを誤った方向に押しやる。これは、小規模なタスク特化型モデル、積極的な量子化、電力予算がより厳しいオンプレミスまたはエッジ推論の論拠を強化する。クラウドで豊富なHBMを前提とするのではなく、メモリ効率を中心にアーキテクチャを設計できるSIerは、構築サイクルを通じてコンポーネントコストが高止まりする中で、真の優位性を持つことになる。