Sandia国立研究所とLuxembourg Institute of Science and Technologyは、予測的な第一原理シミュレーションを用いて、ゲート・オール・アラウンドFETにおける従来認識されていなかった漏れ電流経路を特定した。ゲート・オール・アラウンドFETは、2nmノード以降でFinFETに代わるトランジスタ・アーキテクチャである。
ここでの戦略的重要性は過小評価されやすい。GAAは短チャネル漏れ電流に対する明快な解決策とされていた。ゲートをチャネル全体に完全に巻き付けることで、フィンよりも優れた静電制御が得られる。しかし、原子レベルのシミュレーションが古典的なデバイスモデルでは見逃される漏れ電流メカニズムを明らかにしているならば、2nm以下の競争が再定義される。オングストローム級ノードでの勝者は、単に最小の特徴を印刷できる者ではなく、寄生電流を抑制できるほど量子スケールの物理学を理解している者となる。TSMC、Samsung、Intelにとって、漏れ電流は静的電力、熱収支、歩留まりに直接換算される。これらはAIアクセラレータ・ダイが競争力を持つかどうかを決定する3つの変数である。データセンターの電力が制約要因となる市場において、数十億のトランジスタ全体で数パーセントの予期しない漏れ電流は、学術的な脚注ではなく商業的な問題である。
ツール面での物語もある。真のシグナルは、第一原理シミュレーションが研究上の好奇心ではなく、最前線の設計手段となりつつあることだ。最先端ノードで経験的な製造データがより希少で高価になるにつれ、物理学ベースの予測がEDAとプロセス開発フローの上流に移行する。これは、最も深い材料科学と計算能力を持つ半導体R&Dエコシステムに有利に働く。
日本にとって、その影響はRapidusに直接及ぶ。Rapidusの全戦略は、2nm GAA製造に一足飛びに進むことに基づいている。このような漏れ電流の発見は、Rapidusが実用的な歩留まりに到達するために習得すべき物理学の難易度を高めるが、同時にimecなどの研究機関との緊密な連携と国内プロセス専門知識への依拠という同社の戦略を正当化する。より深い機会はサプライチェーンにある。フォトレジスト、特殊化学品、成膜・エッチング装置、先端計測の日本サプライヤーは、まさにこれらの原子スケールの漏れ電流経路を実際のライン上で制御できるかどうかを決定する製品を提供する企業である。材料と検査に強い企業は、業界が純粋な幾何学的スケーリングから物理学的に制限された材料定義の性能へと移行するにつれて、利益を得る立場にある。
日本企業とSIerにとって、二次的な影響が重要である。2nm以下の電力効率が予定通りに提供されることが難しいと判明した場合、安価で常に高速化するAIコンピューティングに関する前提を見直す必要がある。データセンターの容量計画、オンプレミスAIのコストモデル、複数年にわたるインフラ調達は、最先端の電力性能向上がロードマップの約束よりも遅く到来するシナリオに対してストレステストを行うべきである。
