表面的な事実は限定的だ。IBMとSiemensは、IBMのナノスタックトランジスタアーキテクチャを研究室から製造段階へ移行させるための共同研究を行い、7オングストロードノードを超える設計、シミュレーション、リソグラフィ、製造の課題に取り組む。だが戦略的シグナルははるかに大きい。先端ロジックにおける律速問題は、もはや微細パターンを形成できるかどうかだけではなく、これほど小さなデバイスを許容可能なコストと歩留まりで設計、シミュレーション、検証できるかどうかに移っている。デバイス物理の先駆者とEDAおよびデジタルツインの重量級企業を組み合わせることで、この提携は、次世代ノードの勝敗を分けるのは純粋なリソグラフィではなく、デザイン・テクノロジー共最適化であるという賭けである。
世界的に見れば、これはすでに集中した隘路をさらに狭める。トランジスタ構想からEDAツールチェーン、高NA対応プロセスまでのフルスタックを保有するプレイヤーは一握りしかいない。ナノスタックアーキテクチャが製造可能になれば、デバイスIPとシミュレーションツールの両方を握る企業は、下流のあらゆるAIアクセラレータロードマップに対して不釣り合いなレバレッジを獲得する。ファブレス設計企業やハイパースケーラーにとってのリスクは依存性だ。AIトレーニング向けの計算効率の向上は、チップが顧客に届くはるか以前に、これらの基盤的設計フローを支配する者によって上流で決定されるようになる。
日本にとって、これは同国の最も野心的な半導体賭博に直結する。Rapidusは2nmおよびそれ以降のファウンドリ戦略をまさにこの最前線に賭けており、すでにプロセス技術でIBMに依存している。ナノスタックパスの成熟はそのパートナーシップの正当性を強化するが、EDAとシミュレーション能力のハードルも上げる。この分野は日本が比較的薄く、外国のツールに依存している領域だ。こうしたアーキテクチャの製造可能性が、信頼できる挑戦者と座礁した投資の分かれ目となるため、Rapidusとその支援者たちはこれを注視するはずだ。
より明確なメリットは日本の装置・材料基盤にある。Tokyo Electron、Screen、Lasertec、JSR、そして特殊化学品サプライヤーは、積層トランジスタフローが強化する成膜、洗浄、検査、フォトレジスト工程にまさに供給している。7オングストロームを超える新しいアーキテクチャはそれぞれプロセスの複雑性を倍増させ、その複雑性は最終的にどのファウンドリが勝利するかにかかわらず、ツールと材料を供給する企業にとっての収益となる。
日本の企業IT、SIer、国内開発チームにとっては、物理学そのものよりも二次的効果の方が重要だ。より効率的なAIシリコンは、オンプレミス推論対クラウド、および国内AIインフラ対輸入容量の経済性を再構築する。数年規模のAIプラットフォーム賭博について顧客に助言するSIerは、計算レイヤーを固定的な入力ではなく変動する目標として扱い、今日のアクセラレータ前提に固定するのではなく、性能対ワットの段階的変化を吸収できるアーキテクチャを構築すべきだ。
