IntelとApplied Materialsは、フロントエンドのトランジスタ開発、バックエンドのインターコネクト、電力供給、そしてFoveros 3Dパッケージングに及ぶ協業を強化している。戦略的なシグナルは明確だ。トランジスタ密度の向上だけでは、もはやゲーム全体を制することはできない。AI半導体における最も困難な課題は、ダイ間で電子と熱をどう移動させるか、そしてそれらをどう積層し電力を供給するかにある。この変化は、サプライチェーンにおいて誰が影響力を持つかを再定義する。

世界的に見れば、これは両社にとって防御と攻勢を兼ねた動きである。IntelはIntel FoundryをAIアクセラレータ向けのTSMCに代わる真の選択肢とするため、信頼できるパッケージング技術と先端ノードの実行力を必要としている。Applied Materialsは、成膜、エッチング、インターコネクト装置を広範に販売する前に、最先端で検証するアンカー顧客を必要としている。提携の深化は両社のロードマップのリスクを低減するが、同時にプロセス・ノウハウを少数のプレイヤーに集中させ、先端ロジックや3Dパッケージングに新規参入しようとする者にとっての障壁を高めることにもなる。

より重要な含意は、価値がどこに蓄積されるかだ。Mooreの法則の経済性が横ばいになるにつれ、マージンの源泉はパッケージング、インターコネクト、電力供給のイノベーションへと移行している。こうしたニッチを制する装置・材料ベンダーは、純粋なファウンドリが容易に複製できない価格決定力を獲得する。AIチップにおける次の競争的差別化の波は、ナノメートル表示よりも、ベンダーがヘテロジニアスなダイをどれだけクリーンに統合できるかによって決まると予想される。

日本にとって、これは直接的な影響がある。日本のサプライヤーは、まさにこの提携が重視するバックエンドと材料レイヤーを支配している。Tokyo Electron、Screen、Disco、Advantest、さらにフォトレジスト、ボンディング、基板の材料メーカーなどだ。パッケージングとインターコネクト中心のロードマップは日本の構造的強みに合致し、特定のファウンドリの最先端投資が揺らいでも安定した需要を引き寄せるはずだ。リスクは依存性である。IntelとAppliedが密結合した独自のフローを共同開発すれば、日本のベンダーはアーキテクチャ・パートナーではなくコンポーネント供給者の役割に押し込められる可能性がある。

Rapidusにとって、教訓はより鮮明だ。業界の重心が3D統合とチップレット組み立てに移行している中で、2nmロジック単独を追うだけでは存在意義を確保できない。日本のファウンドリ構想には、国内の装置リーダーシップを活用した、同等に本格的なパッケージングとインターコネクト戦略が必要だ。さもなければ、競争力を持って組み立てられない最先端ウェハーを製造するリスクがある。国内のチップ設計チームとそれを支援するSIerにとって、実践的な示唆は、チップレットベースでヘテロジニアスにパッケージされたアクセラレータを例外ではなくデフォルトとして計画することだ。