Micronは約20年にわたる4F² DRAMの研究開発を終了した。4F²は現在の6F²設計の自然な後継と目されてきた、より高密度なセルレイアウトだ。同社の判断は率直だ。このアーキテクチャは製造の複雑さとコストを増大させるが、それを正当化する密度向上をもたらさないため、同社はより先進的なプロセス技術によってビット成長を推進するという。セル形状論争を取り除けば、シグナルは戦略的だ。業界の重心は、メモリセルの再発明からEUV時代のパターニング、垂直スケーリング、パッケージングからより多くを引き出す方向へとシフトしている。
グローバルに見れば、これは重要だ。なぜならDRAMスケーリングがAI構築における静かな制約となってきたからだ。高帯域幅メモリスタックは全ての最先端アクセラレータの傍らに位置し、HBMはDRAMダイから構築される。より高密度への道が今やエキゾチックなセル構造ではなく、プロセスノードと先進パッケージングを通じて進むのであれば、資本とR&Dは既に少数のプレーヤーがリードする領域に集中する。これは参入障壁を高め、供給ダイナミクスを引き締め、メモリロードマップを単一のアーキテクチャ上のブレークスルーよりもリソグラフィとスタッキングの専門知識に依存させる。ハイパースケーラーとアクセラレータベンダーにとって、これはロジックだけでなくメモリ容量と帯域幅がAIインフラのスケール速度を制約することを強調する。
日本にとって、この決定は身近な問題だ。Micronの広島工場は同社の最先端DRAM拠点の一つであり、国内半導体生産能力再構築を推進する日本政府の支援を受けている。次世代プロセスノードとEUVクラスツールに依存するロードマップは、成膜、エッチング、フォトレジスト、検査装置のサプライヤーが確固たる地位を占める半導体製造装置と材料における日本の強みに直接作用する。プロセス技術とパッケージングへの支出増加、投機的なセル再設計への支出減少は、このエコシステムに有利に働く傾向がある。
日本企業、SIer、インフラチームにとって、実務的な教訓は計画規律だ。メモリ価格と供給状況は、現在明確に先進ノードとHBMに集中しているAI駆動の需要サイクルを追跡する。オンプレミスAIクラスタのサイジングや複数年のハードウェア契約交渉を行うチームは、メモリ供給を商品ライン項目ではなく戦略変数として扱い、HBM軍拡競争が続く中でコストとリードタイムの両方におけるボラティリティを前提とした調達ロードマップを構築すべきだ。
