AIシリコンの経済性が300mmウェハの限界を突き破ろうとしている。アクセラレータダイが巨大化し、チップレット統合が進むにつれ、円形ウェハはエッジ部分で面積を浪費しすぎ、基板上に搭載できる大型モジュールの数に上限を設けてしまう。業界の答えは正方形パネルであり、それは今や2つの明確な戦略的方向に分岐している。FOPLP(ファンアウト・パネルレベル・パッケージング)は、より高い生産量の主流製品向けのコスト削減策として位置づけられ、一方CoPoS(チップ・オン・パネル・オン・サブストレート)は、大規模な演算とHBMアセンブリを統合する必要があるAIチップ勢に特に求められている。ガラスコア基板は、最終的な到達点としてロードマップのさらに先に位置している。

グローバルな視点で重要なのは、パッケージングが単なる後工程の付属物ではなく、真の競争戦場になったことだ。Nvidiaクラスのアクセラレータは、すでにトランジスタ密度よりも先端パッケージング能力によって制約されている—過去2年間のCoWoSボトルネックがそれを証明した。パネルへの移行は資本の計算を完全に変える:異なるツール、異なる基板サプライヤー、異なる歩留まり学習曲線。パネルスケールでパネル反り、ダイシフト、微細配線再配線層をマスターする者が、AIサプライチェーンのチョークポイントを制御する。これが、Etchedの評価額が1カ月で210億ドルと報じられるまで倍増したようなカスタム推論への投資熱が、必然的にそうしたチップを量産可能にするパッケージング層へと流れる理由だ。

日本にとって、この転換は異例なほど有利であり、東京の役員室で得ている以上の注目に値する。日本企業は、パネルレベルパッケージングが依存する投入材料を正確に支配している:感光性誘電体、ABFクラスのビルドアップ材料、精密塗布およびリソグラフィ装置、そして大型パネル全体の欠陥を検出するために必要な検査ツール—パネルでは単一の欠陥がウェハよりもはるかに大きな価値を損なう。業界がFOPLPとCoPοSに分岐するにつれ、これらの材料と計測システムへの需要は商品化されるのではなく複合化する。

日本のサプライヤーにとってのリスクは能力ではなく、戦略的タイミングだ。FOPLPとCoPοSは異なる材料配合とツール仕様を必要とする;誤った方向に能力を投入したり、両方に慎重にヘッジしすぎたりすると、パネルへ積極的に移行する台湾や韓国のパッケージングハウスに先行者利益を譲ることになる。日本の材料ベンダーは、規格が固まるのを待つのではなく、今OSATと共同開発すべきだ。

日本の企業IT購買者やSIerにとって、二次的効果が最も重要だ:パネルパッケージングは、報じられているメモリ価格高騰と相まってあらゆるAIインフラ予算を押し上げているAIハードウェア供給逼迫を緩和するレバーである。今後24カ月間にオンプレミスAIクラスターやGPU調達を計画している企業は、パッケージング能力をアクセラレータの入手可能性と価格の先行指標として扱い、線形的なコスト低下を想定するのではなく、そのボラティリティを複数年にわたる設備投資の前提に組み込むべきだ。