Heidelberg大学の研究者らは、アナログ型BrainScaleS・ニューロモーフィックアーキテクチャを、巨大な単一ダイではなくチップレットを通じてスケールさせるために設計された統合相互接続ネットワークの詳細を発表した。根底にある論点は狭いが重大だ。アナログ型ニューロモーフィックシリコンは常にモノリシック拡張において物理的な壁に突き当たってきたが、分散化がその突破口となる可能性がある。

グローバルな意味合いは、二つの困難な問題の交差点に位置する。デジタルAIアクセラレーターは電力と冷却の限界に直面しており、一方でアナログおよび混合信号型ニューロモーフィック設計は特定のワークロードに対して桁違いに優れたエネルギー効率を約束するが、研究室規模のシステムを超えた拡張に苦戦してきた。チップレットは、デジタル世界が既に渡った橋である。同じ分散化の手法をアナログ神経ハードウェアに適用すれば、研究グループ、そして最終的にはベンダーが、より小さく歩留まりの高いダイから大規模システムを構成できるようになる。これによりニューロモーフィックコンピューティングは、ニッチな学術的好奇心から、主流のAIシリコン向けに構築されているパッケージング・サプライチェーンに相乗りできるものへと位置づけが変わる。この研究が明確にするように、ボトルネックは相互接続にある。アナログスパイクやイベントはデジタルパケットほど綺麗にダイ境界を越えられないため、ネットワークファブリックが後付けではなく実現技術となる。

日本にとって、戦略的な読み方はニューロモーフィック単体ではなく、先端パッケージングに関するものだ。同国の半導体復興は、最先端ロジックと、国内企業が真の強みを保持するパッケージングおよび材料層に大きく賭けられてきた。チップレット相互接続標準と2.5D/3D実装は、まさに日本の装置・材料サプライヤーが既に防御可能な地位を持つ領域であり、ニューロモーフィック拡張はその専門性に対する新たな需要ベクトルを加える。長期的なコンピュート投資を評価する経営幹部は、プロセスノードだけでなくパッケージングこそが差別化の移行先であることの確認として、これを扱うべきだ。

日本企業およびSIerにとって、短期的な動きはより静かだが現実的である。エネルギー効率の高いエッジ推論は、製造、物流、インフラ監視といった日本のインテグレーターが深く関与する分野において、現在進行形の課題である。ニューロモーフィックシリコンは依然として研究段階であるため、これは調達シグナルではなく監視・提携シグナルだ。自動化およびRPA隣接ワークロードを構築する企業は、ニューロモーフィックエッジアクセラレーターを技術レーダーに載せ続け、今のうちに学術およびパッケージングパートナーとの関係を育成し、相互接続問題がまだ解決途上である間は単一のコンピュートパラダイムにロードマップを過度にコミットすることを避けるべきだ。