HuaweiのKirin 9050 Proは、同社の LogicFolding アーキテクチャを採用した初の商用チップであり、同一プロセスノードでトランジスタ密度を約55%向上させるとともに、NPUで66%、GPUで58%、CPUパフォーマンスコアで41%の消費電力削減を実現したと同社は主張している。

マーケティングの表層を剥がせば、戦略的なメッセージは明快だ。Huaweiは競争の軸そのものを変えようとしている。最先端のEUVリソグラフィへのアクセスを断たれた同社は、トランジスタの微細化という水平方向の競争では勝ち目がない。そこで代わりに垂直方向へ駆け上がっている——ロジックを折り畳み積層することで、競合他社がフルノード移行によって通常得られる密度と効率の向上を引き出す手法だ。独自の「Tau スケーリング則」を打ち出すのは、Moore の法則に代わる新たな語り口を確立しようとする試みであり、そこでは進歩を規定するのはリソグラフィ解像度ではなく、アーキテクチャと3D統合だとされる。この主張が部分的にでも実証されれば、製造アクセスとパッケージング技術の巧みさを業界がどう評価するか、その構図が塗り替わることになる。

難問は熱だ。アクティブロジックを積層すれば、より小さな体積に熱が集中する。しかも「性能を合わせた条件下」でベンダーが示す数値が、持続的な実使用負荷に耐えることはほとんどない。独立した分解調査や熱スロットリングのデータは、発売日のスライド資料よりもはるかに重要な意味を持つ。Nvidia、TSMC、Samsungにとって、近い将来のリスクは限定的だが、長期的なシグナルは明確だ——先進パッケージングが新たな争点となりつつあり、リソグラフィを軸に設計された輸出規制レジームは、政策立案者が想定するよりも抜け穴が多い可能性がある。

日本にとって、これは静かに重大な意味を持つ。半導体における日本の真の競争優位は、まさにLogicFoldingが依拠する領域——先進パッケージングと材料——にある。基板、ボンディング、ダイシング、フォトレジスト、熱インターフェース材料の分野に携わる企業は、積層競争の勝者が誰であれ、業界全体にサプライチェーンを提供している。垂直統合へのシフトは、こうした日本の強みに対する需要を拡大させる一方で、Huaweiに関わるあらゆる取引についてコンプライアンス上の計算を複雑にする。

Rapidusはこれを、ノードリーダーシップ単独では不十分だという検証として受け止めるべきだ。説得力ある日本の戦略には、2nmの野心と並んで、パッケージングとチップレットの物語が不可欠だ。日本の企業、SIer、デバイスチームにとっての実践的な教訓はサプライチェーンの多様化にある。非西洋圏における実行可能なハイエンドモバイルシリコンの経路が確立されれば、中国の国内エコシステムが強化され、コンポーネントエコシステムがより断片化する可能性が高まる。調達、BOM計画、長期的なデバイスロードマップでは、性能同等性がプロセスノードへのアクセスと必ずしも連動しなくなるシナリオをストレステストすべきだ。