AI演算能力に関する一般的な議論はトランジスタで終わる。より微細なノード、より高積層のHBMスタック、より高速なインターコネクトファブリック。Soitecの製品責任者René Jonkerが主張するのは、その全ての下にある層、つまりエンジニアドウェーハ自体が戦略的変数になりつつあるということだ。この視点の転換が重要なのは、業界がプロセス縮小だけでは解決できない物理的限界に直面しているからである。

グローバルな論理は明快だ。AIクラスターは現在、トランジスタ密度そのものよりも、電力供給、熱、そしてチップ間のデータ移動に伴うエネルギーコストによって制約されている。エンジニアド基板、すなわちsilicon-on-insulator変種や、コパッケージド光学を可能にするフォトニクス対応ウェーハは、寄生損失を削減し、短距離リンクで銅を光に置き換えることで、まさにこれらの限界を攻略する。ハイパースケーラーがデータセンターの電力制約に直面する中、ワットあたりの効率が真の指標となり、基板の選択が静かにそこに組み込まれる。リスクは集中だ。これらの特殊ウェーハを量産できる企業は極めて少なく、かつてコモディティ化された投入材が、EUV装置や先端パッケージングと並ぶ潜在的なチョークポイントに変わりつつある。

日本にとって、これはギャップを露呈するのではなく既存の強みを活かせる稀なケースだ。日本のサプライヤーはすでにグローバルシリコンウェーハ基盤の中核を担い、ビルドアップ基板フィルムなどの重要パッケージング材料を支配している。差別化が基板へと下方移動すれば、価値は材料の深さに集まる。これはまさに日本の化学と研磨技術が最も模倣困難な領域である。これにより、Rapidusを含む国家半導体復興は、単なるファブの物語以上のものとして再定義される。材料層こそが、より防御可能な堀となるかもしれない。

日本のデバイスメーカーや投資家にとっての実務的示唆は、基板をコスト項目として扱うのをやめ、設計と調達の意思決定として扱い始めることだ。AI構築を計画する国内クラウドとデータセンター事業者にとっても、同じ物理法則、つまり電力、熱、光インターコネクトが経済性をますます左右するようになる。SIerや開発チームはシリコンからは遠い位置にいるが、下流への影響は具体的だ。効率的な基板を支配する者が、彼らが最終的に再販し構築するAI容量のコストと可用性に影響を与えるのである。