ASMLは、Hyper-NA EUVの10年間開発プログラムを立ち上げ、現在のHigh-NAツールの8nmという限界から、印刷可能なフィーチャーを約5nmまで縮小することを目指している。見出しは物理学ではなく、タイムラインである。10年間のケイデンスにコミットすることで、ASMLは業界のノードロードマップが2030年代まで単一のオランダ供給業者によって制限され続けること、そして最先端ロジックの経済性が過酷なままであることを示唆している。

戦略的な意味合いは集中化である。High-NAマシンはすでに9桁の価格タグを付けており、TSMC、Samsung、Intelを中心とする一握りの買い手しか資本を正当化できない。Hyper-NAはその障壁をさらに拡大する。EUVの各世代は、3つの最先端ファウンドリと他のすべての企業との間の格差を広げ、先端ロジックにおける寡占プラス1の構造を固めている。ハイパースケーラーやAIチップ設計者にとって、これは最先端シリコンの供給が配給制のままであり、価格決定力がファブレス顧客ではなく、ツールメーカーとファウンドリの上流にあることを意味する。

地政学的な層も存在する。これほど希少で戦略的に決定的なツールは、米中技術政策における隘路となる。現在High-NAを対象とする輸出規制は必然的にHyper-NAにも拡大されるため、このマシンは技術的フレームと同様に規制フレームの中で設計されていることになる。これは設計上、アドレス可能市場を縮小し、グローバル半導体サプライチェーンの二極化を強化する。

日本にとって、焦点はツールの購入よりも、それらへの供給にある。ASMLのロードマップは、すべてのEUVプラットフォームの下に位置する日本の材料・部品エコシステムへの需要シグナルである。フォトレジスト、ブランクマスク、光学部品、精密化学品、検査装置を供給する企業は、各ノード移行によって構造的に有利になる。なぜなら、より微細なジオメトリは新しい消耗品とより厳格なプロセス制御を要求するからである。Hyper-NAサイクルは事実上、その供給基盤に対する仕様駆動需要のさらなる10年を保証するものであり、これは日本のグローバルテクノロジーにおける真の強みの1つである。

日本企業とシステムインテグレーター向けの注意点は、直接的というより隣接的である。最先端リソグラフィに触れる日本企業はほとんどないが、すべての企業がそれが生産するコンピューティングを消費している。最先端シリコンが配給制で高価なままであれば、日本におけるAIインフラのコストベースは高止まりし、安価で豊富なアクセラレーターを前提とする国内クラウドやシステムインテグレータープロジェクトは希少性を計画に入れるべきである。実用的な動きは、ムーアの法則の経済性が後で膨張したコンピューティング予算を救済することに賭けるのではなく、今から効率性とモデルサイズの規律を重視してAIワークロードを設計することである。